PEB2047 Просмотр технического описания (PDF) - Siemens AG

Номер в каталоге

Компоненты Описание

производитель

PEB2047

Memory Time Switch Large

Siemens AG 

PEB 2047

PEB 2047-16

Table of Contents

Page

1

Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

1.1

Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

1.2

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

1.3

General Device Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

1.4

System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10

2

Functional Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

2.1

MTSL Internal Timing and Channel Delay . . . . . . . . . . . . . . . . . . . . . . . . .15

2.2

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

3

Operational Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.1

Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.2

Operation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.3

Indirect Access Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

3.4

Frame Evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

4

Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

4.1

Mode Register (MOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

4.2

Command Register (CMDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23

4.3

Status Register (STAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

4.4

Interrupt Status Register (ISTA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25

4.5

Mask Register (MASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25

4.6

Indirect Access Register (IAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26

4.7

Indirect Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

5

Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

6

Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

6.1

Determination of MTSL Frame Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

6.2

Example for a MTSL Design guaranteeing

Constant Frame Delay for all Time Slots . . . . . . . . . . . . . . . . . . . . . . . . . .48

7

Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

Semiconductor Group

4

Share Link: