AM2045 Просмотр технического описания (PDF) - Unspecified

Номер в каталоге

Компоненты Описание

производитель

AM2045

final essay for the course in Embedded Systems

Unspecified 

AMBRIC AM2045

LIVELLO HARDWARE

A partire dal modello di programmazione che è stato illustrato, l’Ambric definisce l’architettura del chip. Il

massively parralel array è implementato tramite l’utilizzo di cluster replicati all’interno di una struttura che

viene definita BRIC (nella figura 8 viene evidenziato un BRIC all’interno dall’array). Il nome stesso

dell’azienda (AMBRIC) fa riferimento a questi “mattoncini” utilizzati nella creazione dei chip (la prima parte

fa riferimento alla caratteristica asincrona dei loro chip, Asynchronous Machine).

Questi BRICS sono funzionalmente identici e sono disposti in maniera speculare l’uno rispetto all’altro. I

componenti all’interno di ciascun Bric possono tuttavia variare a seconda delle funzionalità rischieste. In

generale ciascun Bric nell’Am2045 contiene almeno un processore RISC a 32-bit con una ALU intera.

I processori RISC a 32-bit disegnati dall’Ambric per la propria architettura sono 2:

• SR: Streaming RISC

• SRD: Streaming RISC with DSP extensions.

Analizziamo ora la struttura dei due processori, e vediamo come, partendo da questi, si sviluppa l’architettura

dell’AM2045.

Figura 8

11

Share Link: