M4A5-32/32-7VI Просмотр технического описания (PDF) - Lattice Semiconductor

Номер в каталоге

Компоненты Описание

производитель

M4A5-32/32-7VI

High Performance E2CMOS® In-System Programmable Logic

Lattice Semiconductor 

Table 10. Output Switch Matrix Combinations for ispMACH 4A Devices with 2:1 Macrocell-I/O Cell Ratio

Macrocell

Routable to I/O Cells

M12, M13

I/O3, I/O4, I/O5, I/O6

M14, M15

I/O4, I/O5, I/O6, I/O7

I/O Cell

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

Available Macrocells

M0, M1, M2, M3, M4, M5, M6, M7

M2, M3, M4, M5, M6, M7, M8, M9

M4, M5, M6, M7, M8, M9, M10, M11

M6, M7, M8, M9, M10, M11, M12, M13

M8, M9, M10, M11, M12, M13, M14, M15

M0, M1, M10, M11, M12, M13, M14, M15

M0, M1, M2, M3, M12, M13, M14, M15

M0, M1, M2, M3, M4, M5, M14, M15

Table 11. Output Switch Matrix Combinations for M4A3-256/160 and M4A3-256/192

Macrocell

Routable to I/O Cells

M0

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M1

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M2

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M3

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M4

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M5

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M6

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M7

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

M8

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M9

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M10

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M11

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M12

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M13

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M14

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

M15

I/O8 I/O9 I/O10 I/O11 I/O12 I/O13 I/O14 I/O15

I/O Cell

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

Available Macrocells

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

M0 M1

M2

M3

M4

M5

M6

M7

ispMACH 4A Family

15

Share Link: