PEB20550 Просмотр технического описания (PDF) - Infineon Technologies

Номер в каталоге

Компоненты Описание

производитель

PEB20550

Extended Line Card Interface Controller

Infineon Technologies 

PEB 20550

Table of Contents

Page

1

1.1

1.2

1.3

1.4

1.5

1.6

1.6.1

1.6.1.1

1.6.1.2

1.6.1.3

1.6.1.4

1.6.1.5

1.6.1.6

1.6.2

1.6.3

1.6.4

1.6.4.1

1.6.4.2

Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Pin Configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23

Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

System Integration and Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25

Digital Line Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25

Switching, Layer-1 Control, Group Controller Signaling . . . . . . . . . . . . . .25

Decentralized D-Channel Processing, Multiplexed HDLC-Controller. . . . .27

Decentralized D-Channel Processing,

Dedicated HDLC-Controller per Subscriber . . . . . . . . . . . . . . . . . . . . . . .31

Decentralized D-Channel Processing, Multiplexed plus

Dedicated HDLC-Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

Central D-Channel Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

Mixed D-Channel Processing, Signaling Decentralized,

Packet Data Centralized . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

Key Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Analog Line Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

DECT Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Adaptation of a DECT System to an Existing PBX . . . . . . . . . . . . . . . . . .38

DECT Line Card Design for an Existing PBX . . . . . . . . . . . . . . . . . . . . . .40

2

2.1

2.2

2.2.1

2.2.2

2.2.3

2.2.4

2.2.5

2.2.5.1

2.2.5.2

2.2.6

2.2.6.1

2.2.6.2

2.2.6.3

2.2.6.4

2.2.6.5

2.2.7

2.2.7.1

2.2.7.2

2.2.7.3

Functional Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

General Functions and Device Architecture . . . . . . . . . . . . . . . . . . . . . . .41

Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

Parallel Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Reset Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Boundary Scan Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

Boundary Scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

TAP-Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

EPIC®-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

PCM-Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

Configurable Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

Memory Structure and Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

Pre-processed Channels, Layer-1 Support . . . . . . . . . . . . . . . . . . . . . . . .51

Special Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

SACCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

Parallel Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

FIFO-Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57

Semiconductor Group

4

01.96

Share Link: