DAC1617D1G0HN Просмотр технического описания (PDF) - Integrated Device Technology
Номер в каталоге
Компоненты Описание
производитель
DAC1617D1G0HN
Integrated Device Technology
DAC1617D1G0HN Datasheet PDF : 78 Pages
| |||
Integrated Device Technology
DAC1617D1G0
Dual 16-bit DAC: up to 1 Gsps; x2, x4 and x8 interpolating
17. Contents
1
General description . . . . . . . . . . . . . . . . . . . . . . 1
2
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
3
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4
Ordering information . . . . . . . . . . . . . . . . . . . . . 2
5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 4
6.1
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
6.2
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4
7
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 7
8
Thermal characteristics . . . . . . . . . . . . . . . . . . 7
9
Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 8
10
Application information. . . . . . . . . . . . . . . . . . 14
10.1
10.2
10.2.1
10.2.2
10.3
10.4
10.4.1
10.4.2
10.4.3
10.4.4
10.4.5
10.5
10.6
10.7
10.7.1
10.7.2
10.8
10.9
10.9.1
10.9.2
10.9.3
10.10
10.11
10.11.1
10.11.2
10.11.3
10.11.4
10.12
General description . . . . . . . . . . . . . . . . . . . . 14
Serial Peripheral Interface (SPI) . . . . . . . . . . . 14
Protocol description . . . . . . . . . . . . . . . . . . . . 14
SPI timing description . . . . . . . . . . . . . . . . . . . 16
Power-on sequence . . . . . . . . . . . . . . . . . . . . 16
LVDS Data Input Format (DIF) block . . . . . . . 17
Input port polarity . . . . . . . . . . . . . . . . . . . . . . 17
Input port mapping . . . . . . . . . . . . . . . . . . . . . 17
Input port swapping . . . . . . . . . . . . . . . . . . . . 18
Input port formatting . . . . . . . . . . . . . . . . . . . . 19
Data parity/data enable. . . . . . . . . . . . . . . . . . 20
Interrupt controller . . . . . . . . . . . . . . . . . . . . . 20
General-purpose IO pins . . . . . . . . . . . . . . . . 20
Input clock . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
LVDS DDR clock. . . . . . . . . . . . . . . . . . . . . . . 20
DAC core clock . . . . . . . . . . . . . . . . . . . . . . . . 21
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Operating modes . . . . . . . . . . . . . . . . . . . . . . 24
CDI mode 0 (x2 interpolation). . . . . . . . . . . . . 25
CDI mode 1 (x4 interpolation). . . . . . . . . . . . . 25
CDI mode 2 (x8 interpolation). . . . . . . . . . . . . 26
FIR filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Single SideBand Modulator (SSBM). . . . . . . . 29
NCO in 40 bits . . . . . . . . . . . . . . . . . . . . . . . . 29
NCO low power . . . . . . . . . . . . . . . . . . . . . . . 30
Complex modulator . . . . . . . . . . . . . . . . . . . . 30
Minus 3dB. . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Inverse (sin x) / x . . . . . . . . . . . . . . . . . . . . . . 31
10.13 Multiple Devices Synchronization (MDS). . . . 31
10.13.1 MDS concept . . . . . . . . . . . . . . . . . . . . . . . . . 32
10.13.1.1 MDS in All slaves mode . . . . . . . . . . . . . . . . . 34
10.13.1.2 MDS in Master/slaves mode . . . . . . . . . . . . . 35
10.13.2 MDS flexibility and constraints . . . . . . . . . . . . 35
10.14 DAC transfer function. . . . . . . . . . . . . . . . . . . 36
10.15 Full-scale current . . . . . . . . . . . . . . . . . . . . . . 37
10.15.1 Regulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
10.15.2 Full-scale current adjustment. . . . . . . . . . . . . 37
10.16 Limiter/clip control . . . . . . . . . . . . . . . . . . . . . 38
10.17 Digital offset adjustment. . . . . . . . . . . . . . . . . 38
10.18 Analog output. . . . . . . . . . . . . . . . . . . . . . . . . 38
10.19 Auxiliary DACs . . . . . . . . . . . . . . . . . . . . . . . . 39
10.20 Output configuration. . . . . . . . . . . . . . . . . . . . 40
10.20.1 Basic output configuration . . . . . . . . . . . . . . . 41
10.20.2 Low input impedance IQ-modulator
interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
10.20.3 IQ-modulator - DC interface. . . . . . . . . . . . . . 42
10.20.4 IQ-modulator - AC interface . . . . . . . . . . . . . . 45
10.21 Design recommendations . . . . . . . . . . . . . . . 45
10.21.1 Power and grounding. . . . . . . . . . . . . . . . . . . 45
10.22 Configuration interface. . . . . . . . . . . . . . . . . . 46
10.22.1 Register description . . . . . . . . . . . . . . . . . . . . 46
10.22.2 SPI start-up sequence . . . . . . . . . . . . . . . . . . 46
10.22.3 Page 0 register allocation map . . . . . . . . . . . 48
10.22.4 Page 0 bit definition detailed description . . . . 50
10.22.5 Page 1 allocation map . . . . . . . . . . . . . . . . . . 55
10.22.6 Page 1 bit definition detailed description . . . . 57
10.22.7 Page A register allocation map . . . . . . . . . . . 65
10.22.8 Page A bit definition detailed description . . . . 67
11
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 73
12
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 74
13
Glossary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
13.1
Static parameters . . . . . . . . . . . . . . . . . . . . . . 75
13.2
Dynamic parameters . . . . . . . . . . . . . . . . . . . 75
14
Revision history . . . . . . . . . . . . . . . . . . . . . . . 76
15
Contact information . . . . . . . . . . . . . . . . . . . . 76
16
Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
17
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
DAC1617D1G0 3
Preliminary data sheet
Rev. 03 — 2 July 2012
© IDT 2012. All rights reserved.
78 of 78
Share Link: