PEB20321 Просмотр технического описания (PDF) - Infineon Technologies

Номер в каталоге

Компоненты Описание

производитель

PEB20321

MUNICH32X Multichannel Network Interface Controller for HDLC

Infineon Technologies 

PEB 20321

PEF 20321

Figure 40

Figure 41

Figure 42

Figure 43

Figure 44

Figure 45

Figure 46

Figure 47

Figure 48

Figure 49

Figure 50

Figure 51

Figure 52

Figure 53

Figure 54

Figure 55

Figure 56

Figure 57

Figure 58

Figure 59

Figure 60

Figure 61

Figure 62

Figure 63

Figure 64

Figure 65

Figure 66

Figure 67

Figure 68

Figure 69

Figure 70

Figure 71

Figure 72

Figure 73

Figure 74

Figure 75

Figure 76

Figure 77

Figure 78

Figure 79

Figure 80

Figure 81

Figure 82

Example of TMB Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

Example of TMR Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

Example of TMR Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

Example of Data Transfer Synchronization in TMA mode . . . . . . . . . 112

Example of TMA Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

Example of TMA Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Example of TMA Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

Example of TMA Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

Example of V.110/X.30 Transmit Mode . . . . . . . . . . . . . . . . . . . . . . . 123

Receiver States in V.110/X.30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

Example of V.110/X.30 Receive Mode . . . . . . . . . . . . . . . . . . . . . . . 132

Example of V.110/X.30 Receive Mode . . . . . . . . . . . . . . . . . . . . . . . 133

Loss of Synchronism in V.110/X.30 . . . . . . . . . . . . . . . . . . . . . . . . . . 134

Master Single READ Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

Master Burst WRITE/READ Access . . . . . . . . . . . . . . . . . . . . . . . . . 143

Local Bus Interface Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . 145

LBI Mailbox Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

Multiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

Demultiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Memory Cycle Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

LRDY Controlled Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

External Bus Arbitration (Releasing the Bus). . . . . . . . . . . . . . . . . . . 157

External Bus Arbitration (Regaining the Bus) . . . . . . . . . . . . . . . . . . 158

Connection of the Master and Slave Bus Arbitration Signals . . . . . . 160

Bus Arbitration Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Registers and Port Pins Associated with the SSC . . . . . . . . . . . . . . . 174

Synchronous Serial Channel SSC Block Diagram. . . . . . . . . . . . . . . 175

Serial Clock Phase and Polarity Options . . . . . . . . . . . . . . . . . . . . . . 177

SSC Full Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

SSC Half Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181

SSC Error Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186

8 S/T Interfaces realized by one MUNICH32X and two QUAT®-S . . 189

IOM®-2 Interface with 2.048 Mbit/s Data Rate . . . . . . . . . . . . . . . . . 191

Monitor Handshake Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

Monitor Handshake Timing in General . . . . . . . . . . . . . . . . . . . . . . . 196

Tx Polling Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231

Interrupt Queue Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232

General Purpose Bus I/O and Alternate LBI/SSC Functions . . . . . . . 238

Serial PCM Core Control and Configuration Block (CCB) . . . . . . . . . 274

LBI Control and Configuration Block (LCCB) . . . . . . . . . . . . . . . . . . . 275

Serial PCM Core Action Specification . . . . . . . . . . . . . . . . . . . . . . . . 278

Interrupt Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

Data Sheet

13

2001-02-14

Share Link: